在华为官方的定义里，韬定律完全不是外界误以为的简单把几颗芯片物理叠在一起，这也是目前大众对这项核心技术最大的误读。华为半导体业务无线终端芯片产品管理部部长徐松余近日公开发布技术解读，逻辑折叠技术绝非简单的多颗芯片物理堆叠，而是在芯片设计的最初阶段就以三维视角完成整套系统设计，将不同功能的逻辑电路分布在三维空间里最适配的位置，把多颗DIE完全当成一整块完整芯片来做全链路协同设计，最终实现缩短信号走线、拉高晶体管密度的效果，实打实拿到性能和功耗表现的双重收益。

目前已经正式落地量产的麒麟9050系列，单颗芯片拥有超过5000万混合键合点，有效信号互连数量超过500万，相比前代产品晶体管密度直接提升53.5%，换算成实际使用体验就是极其显著的性能和能效提升。

其中麒麟9050 Pro的CPU主频提升12.7%，CPU大核能效提升41%，GPU性能提升40%，GPU能效提升45%，NPU算力直接提升140%，NPU能效也同步走高66%。

作为逻辑折叠技术最核心的支撑技术，混合键合的工艺精度直接决定了最终折叠效果。华为方面公开说明，要实现有效的逻辑折叠，混合键合的间距同芯片顶层金属的间距比值必须小于3。

麒麟9050 Pro的顶层金属间距为720nm，对应的键合间距必须小于2微米，目前华为已经把相关工艺精度做到了1.5微米，2027年就能把键合间距推进到1微米，后续这项工艺还会持续迭代优化。

当键合间距和顶层金属间距的比值达到1比1之后，芯片内部的信号关键传输路径就会大幅缩短，能效表现会再上一个新台阶。与此同时，间距缩小之后还能容纳数量更多的高速信号通道，新增大量互联路径，支撑实现复杂度更高的逻辑折叠设计。

徐松余还特别对外透露，定位下一代的麒麟2027芯片目前已经研发就绪，截止到公开解读发布时，所有项目的测试结果全部符合预期，逻辑折叠这条技术路线，未来十年的持续迭代演进完全具备可行性。